DDR II vs. DDR

Тимур Ижбулатов

Xakep Железо, номер #005, стр. 005-038-3

3) http://www.necel.com/memory/pdfs/M15821EJ7V0DS00.pdf

Шаг четвертый: 4-битная предвыборка (Four Bit Prefetch).

DDR выдает данные дважды за такт – по переднему и заднему фронтам (отсюда и название Double Data Rate), то есть его предвыборка кратна двум. DDR II идет дальше и «заранее» осуществляет выборку следующих двух слов. То есть получается, что DDR II, образно выражаясь, выдавая данные текущего такта «держит наготове» данные по следующим адресам, и передает их затем в следующем такте. Такой принцип эффективно работает, если идет последовательное считывание крупного участка памяти. При более-менее случайных же считываниях, вероятность, что предвыборка данных была осуществлена зря, сильно возрастает, и получается, что предвыборка работает против системы. Собственно, ничего нового тут нет.

Шаг пятый: аддитивная латентность.

Латентность (также известная как тайминги) - это второй из параметров памяти, характеризующих ее производительность (помимо пропускной способности). Латентность измеряется в тактах и записывается в виде трех цифр, например, 4-4-4. Первая из них - CAS Latency (CAS расшифровывается как Column Address Strobe, строб выбора столбца), показывает, сколько времени проходит с момента подачи команды READ до установления сигнала на шине данных. Вторая - RAS to CAS Delay (RAS - Row Address Strobe, то есть строб выбора строки) - является ни чем иным, как задержкой подачи сигнала RAS относительно CAS. И, наконец, последняя - RAS Precharge Time, время деактивации банка, которая происходит в конце цикла работы с ним.

В DDR II существует еще одно новшество - аддитивная латентность (Additive Latency, AL). Такое название означает, что значение этой задержки добавляется к CL (CAS Latency). Аддитивная задержка позволяет выполнять команды чтения или записи до истечения RCD (RAS to CAS Delay). Это может быть использовано следующим образом. AL устанавливается в значение, равное RCD 1. Команды чтения или записи задерживаются на время аддитивной латентности, перед тем как быть исполненными самим устройством памяти. Получается, что задержка CAS вместе с аддитивной латентностью дают в сумме латентность при чтении. Задержка при записи меньше на один такт.

Не вдаваясь в подробности, отметим лишь, что эта особенность позволяет более эффективно использовать пропускную способность шины данных, избавляя в некоторых случаях от появления пузырей в потоке данных. Их появление обусловлено тем, что в некоторых ситуациях поступившая команда активации следующего банка не может быть выполнена сразу и откладывается, поскольку уже выполняется команда чтения из предыдущего банка. При ненулевом значении добавочной задержки происходит отслеживание команд чтения записи, и они откладываются на заданное количество тактов. Это в результате позволяет командам активации и чтения различных банков памяти выполняться друг за другом (а не откладываться), и тем самым выровнять поток данных на шине, сделав его непрерывным.

ОПИСАНИЕ ТЕСТОВЫХ СТЕНДОВ И МОДУЛЕЙ ПАМЯТИ

CТЕНД DDR II